Mehr als ein halbes Jahrhundert lang folgte der Fortschritt der Datenverarbeitung dem Mooreschen Gesetz: alle achtzehn bis vierundzwanzig Monate doppelt so viele Transistoren auf das Silizium. Doch im entstehenden Feld der physischen KI und der autonomen Robotik ist das Mooresche Gesetz mit den Gesetzen der Thermodynamik kollidiert. Autonome Drohnen, vierbeinige Roboter, chirurgische Manipulatoren und selbstfahrende Fahrzeuge können keine 700-Watt-GPUs der Serverklasse und keine Kühltürme mitschleppen. Auf dem Physical AI and Robotics Summit von Economist Enterprise am 13. Oktober 2026 in London sprach Taner Ozcelik, Chairman und Chief Executive von Mythic AI, mit Kenneth Cukier in einem Kamingespräch über die architektonische Revolution, die diesen Stillstand aufbrechen soll: über das Mooresche Gesetz hinaus, mit analogem Compute-in-Memory (CIM) und modularen Chiplets.
Die thermodynamische Mauer: Warum physische KI nicht in der Cloud leben kann #
In der Session mit dem Titel Moving past Moore’s law: the power behind high-performance robotics umriss Kenneth Cukier das zentrale technische Dilemma der Autonomie im Unternehmen: KI-Modelle wachsen in Parameterzahl und Wahrnehmungsfähigkeit, doch physische Maschinen arbeiten unter gnadenlosen SWaP-C-Beschränkungen (Size, Weight, Power und Cost, also Größe, Gewicht, Leistung und Kosten).
Die heutige KI-Spitze ruht auf Hyperscale-Rechenzentren, die über riesige Servercluster 150 Megawatt oder mehr ziehen. Wie Ozcelik betonte, arbeitet diese Architektur auf Energieskalen, die millionenfach von biologischen Referenzwerten entfernt sind. Das menschliche Gehirn leistet sensomotorische Koordination in Echtzeit, semantisches Schlussfolgern und visuell-räumliche Navigation mit einem Stoffwechselbudget von etwa 20 Watt.
In der Vergangenheit versuchten Robotikingenieure, die Grenzen der Bordrechner zu umgehen, indem sie die Inferenz in die Cloud auslagerten. In geschäftskritischen Umgebungen der Industrie, der Luft- und Raumfahrt und der Verteidigung ist eine cloudabhängige Autonomie jedoch architektonisch unmöglich:
- Latenzschwankungen und Jitter: Schnelle Robotersteuerung im geschlossenen Regelkreis braucht deterministische Motor-Updates mit 50 Hz bis 1.000 Hz (Umlaufzeiten unter 20 Millisekunden). Mobilfunk- und WLAN-Netze bringen Paket-Jitter, verlorene Frames und Latenzspitzen mit sich, durch die Roboterarme Werkstücke fallen lassen oder autonome Fahrzeuge Bremsschwellen verfehlen.
- Ausgeschöpfte Bandbreite: Mehrere unkomprimierte 4K-Videoströme und LiDAR-Punktwolken von Dutzenden mobiler Roboter in einer Fabrik zu übertragen, erschöpft schnell die lokale Funkbandbreite und verursacht horrende Egress-Gebühren in der Cloud.
- Operative Souveränität und umkämpfte Konnektivität: Im Untertagebergbau, in Tunneln ohne GPS, auf abgelegenen Baustellen oder in taktischen militärischen Umgebungen gibt es keine externen Netzverbindungen, oder sie werden aktiv gestört. Autonome Systeme müssen ihre gesamte operative Intelligenz direkt auf dem Edge-Chassis mitführen.
Roboter mit herkömmlichen Hochleistungs-GPUs auszustatten, hat eigene physische Nachteile: thermische Drosselung, massive Kühlkörper, die als totes Gewicht die Nutzlast belasten, und ein hoher Stromverbrauch, der die Flugzeit von Stunden auf Minuten schrumpfen lässt.
Die architektonische These: Compute-in-Memory (CIM) #
Um den thermodynamischen Engpass zu lösen, vertritt Mythic AI eine architektonische Philosophie: Statt Daten zwischen getrennten Recheneinheiten und Speicherpools hin- und herzuschieben, muss der Speicher selbst zum Computer werden.
.class="img-fluid clearfix"
Die Physik der Matrixmultiplikation mit einem einzigen Transistor #
In der klassischen Digitaltechnik verlangt ein Matrix-Skalarprodukt, Tausende 8- oder 16-Bit-Gewichte über Busleitungen mit hoher Kapazität aus externem DRAM zu holen, sie in Cache-Register zu laden, die Multiplikation in digitalen ALUs auszuführen und die Ergebnisse in den Speicher zurückzuschreiben. Über 90 % der Energie fließen in das Laden und Entladen der Kupferverbindungen zwischen den Chips.
In-Memory-Architekturen ersetzen diesen digitalen Datentransfer durch die Physik analoger Schaltungen:
Programmierung der Gewichte. Die Gewichte des neuronalen Netzes werden direkt als analoge Leitwerte ($G$) in nichtflüchtige Speicherzellen programmiert (etwa modifizierten Flash oder resistiven RAM). Einmal programmiert, bleiben die Gewichte fest im Speicherfeld; sie werden während der Inferenz nie geholt oder übertragen.
Modulation der Eingangsspannung. Eingangsaktivierungen (etwa visuelle Tokens aus Kameras) werden in analoge Spannungspegel ($V$) umgewandelt und über die Wortleitungen des Felds geführt.
Multiplikation nach dem Ohmschen Gesetz. Wenn die Eingangsspannung jede Speicherzelle durchläuft, führt das Ohmsche Gesetz ($I = V \times G$) eine sofortige analoge Multiplikation aus und erzeugt einen Strom, der proportional zum Produkt aus Eingang und gespeichertem Gewicht ist.
Akkumulation nach der Kirchhoffschen Knotenregel. Entlang der senkrechten Bitleitungen summieren sich die Ströme Tausender parallel geschalteter Speicherzellen nach der Kirchhoffschen Knotenregel ($\sum I = 0$) von selbst.
Ein einziges Flash-Speicherfeld führt so eine komplette Matrix-Vektor-Multiplikation in einem einzigen Taktzyklus aus, auf physikalischer Ebene und ohne einen einzigen Speicherzugriff. Der aufsummierte analoge Strom wird anschließend von schnellen Analog-Digital-Wandlern (ADCs) am Rand des Felds wieder in digitale Werte umgesetzt.
Die modulare Chiplet-Strategie #
Analoges Compute-in-Memory löst zwar die Gleichungen von Energie und Latenz, doch um Silizium in sehr unterschiedlichen Branchen einzusetzen, braucht es Flexibilität beim Packaging. Statt großer, monolithischer System-on-Chips (SoCs), die unter exponentiellen Fehlerraten, schlechter Waferausbeute und starren Produktkonfigurationen leiden, skizzierte Ozcelik eine modulare Chiplet-Strategie.
In diesem Paradigma werden kleine, standardisierte In-Memory-Rechenkacheln unabhängig gefertigt und mit Advanced Packaging auf Interposer gebondet:
- Standardisierte schnelle Die-to-Die-Verbindungen: Auf Basis neuer Standards wie Universal Chiplet Interconnect Express (UCIe) kommunizieren Chiplets über Micro-Bumps mit hoher Bandbreitendichte und Latenzen im Pikosekundenbereich.
- Heterogene Zusammensetzung: Ein Systementwickler kann zwei In-Memory-Chiplets mit einem günstigen ARM-Steuerprozessor für die Nutzlast einer leichten Drohne kombinieren oder sechzehn Chiplets mit schnellen PCIe-Schnittstellen zu einer Server-Beschleunigerkarte für Edge-Rechenzentren zusammensetzen.
- Universelle Kompilierung und Lastverteilung: Eine einheitliche Compiler-Schicht nimmt gängige Deep-Learning-Graphen (ONNX, PyTorch) auf und verteilt die Modellschichten automatisch auf die verfügbare Chiplet-Topologie, wobei sie das Datenrouting so optimiert, dass möglichst wenig zwischen den Chiplets kommuniziert werden muss.
Architekturvergleich: Rechenparadigmen für die Edge-Robotik #
| Architekturmerkmal | Digitale Standard-GPU (NVIDIA Jetson / Orin) | Dedizierte Edge-NPU (Google Coral / Hailo) | Analoges Compute-in-Memory-Chiplet (Mythic AI) |
|---|---|---|---|
| Grundlegender Mechanismus | Digitale SIMD-/Tensor-Kerne, die Gewichte aus LPDDR5/HBM holen | Digitale systolische Felder mit Gewichts-Cache im On-Chip-SRAM | Analoge Felder aus einzelnen Transistoren, die Matrizen in situ multiplizieren |
| Aufwand für Datenbewegung | Hoch (ständiges Laden der DRAM-/SRAM-Busse; über 85 % Energieverschwendung) | Mittel (begrenzt durch die Kapazität des internen SRAM-Caches) | Keine interne Datenbewegung; die Gewichte bleiben dauerhaft im Speicher |
| Leistungsbudget der Inferenz | 30 W bis über 75 W (aktive Lüfterkühlung und schwere Kühlkörper nötig) | 5 W bis 15 W (passive oder minimale Kühlung) | 10 W bis 20 W (ultrakompakte passive Wärmeabfuhr) |
| Energieeffizienz (TOPS/W) | 2 bis 5 TOPS/Watt (auf Systemebene) | 10 bis 25 TOPS/Watt | 50 bis über 200 TOPS/Watt (theoretisch 10- bis 1.000-fache Effizienz) |
| Stückliste des Bauteils (BOM) | 500 £ bis über 2.500 £ pro Rechenmodul | 100 £ bis 350 £ pro Beschleunigerkarte | Einige zehn Dollar pro Chiplet in Stückzahlen |
| Speicherengpass (Von Neumann) | Gravierend; begrenzt durch die Speicherbandbreite (GB/s bis TB/s) | Mittel; begrenzt durch die On-Chip-SRAM-Kapazität (MB) | Nicht vorhanden; die Bandbreite des Felds entspricht der internen Speichermatrix |
| Zielmarkt | Autonome Premiumfahrzeuge und industrielle Inspektionsroboter | Smarte Kameras und leichte eingebettete IoT-Geräte | Taktile Robotik mit hoher Rate, taktische Drohnen und Automobil-KI |
Quelle: Zusammenfassung der Angaben aus dem Kamingespräch und der Spezifikationen zur Halbleiterarchitektur, vorgestellt auf dem Physical AI and Robotics Summit von Economist Enterprise (Convene 200 Aldersgate, London, 13. Oktober 2026).
Was das für die einzelnen Branchen bedeutet #
Ob sich In-Memory-Computing kommerziell bewährt, hängt davon ab, ob es in Branchen vordringt, in denen Leistungs- und Kostengrenzen den Einsatz fortgeschrittener Foundation-Modelle bisher verhindert haben.
Taktische Verteidigung und unbemannte Systeme #
In der Verteidigung an der Edge bedeutet Energieeffizienz unmittelbar operative Überlebensfähigkeit und Einsatzdauer. Kleine unbemannte Luftfahrzeugsysteme (sUAS) und taktische Bodenfahrzeuge sind durch das Batteriegewicht stark eingeschränkt. Eine Aufklärungsdrohne mit einer herkömmlichen GPU auszustatten, verkürzt ihre Flugdauer um 30 % bis 50 %, nur um den KI-Wahrnehmungsstack zu versorgen.
Die strategische Zusammenarbeit von Mythic AI mit Lockheed Martin zielt darauf, In-Memory-Computing in taktische Edge-Systeme, autonome Drohnenschwärme und abgelegene Überwachungsposten einzubauen. Wenn die Rechenleistung von 50 W auf unter 10 W sinkt, fliegen taktische Drohnen länger und führen dabei multimodale Objektklassifikation, Signalverarbeitung für die elektronische Kampfführung und visuell-inertiale Odometrie lokal aus, in umkämpften Einsatzgebieten ohne GPS.
Umfelderkennung und Innenraum-KI im Automobil #
In der Autoindustrie stehen die großen Zulieferer unter starkem Margendruck. Elektro-Flaggschiffe können die Kosten flüssigkeitsgekühlter Rechner für autonomes Fahren von 2.000 £ verkraften, Fahrzeuge für den Massenmarkt nicht.
Die Partnerschaft von Honda Motor mit Mythic AI setzt an dieser kommerziellen Reibung an. Autohersteller brauchen automobiltaugliche KI-Chips in hohen Stückzahlen, die einige zehn statt einiger hundert Dollar kosten und Fahrerüberwachung, Objektsegmentierung im toten Winkel und 360-Grad-Umfeldwahrnehmung beherrschen, ohne komplexe Flüssigkeitskühlkreisläufe, die Herstellungskosten und Montageaufwand erhöhen.
Industrielle Edge-Rechenzentren und mobile Logistik #
Obwohl In-Memory-Computing architektonisch für die Edge optimiert ist, verfolgt Mythic bewusst eine Brückenstrategie und bietet PCIe-Beschleunigerkarten für Edge-Rechenzentren und Logistikzentren an. In Anlagen mit Hunderten autonomer mobiler Roboter (AMRs) sind die Serverschränke, auf denen die Modelle zur Flottenkoordination laufen, durch die elektrischen Anschlüsse und die Kühlung des Standorts begrenzt. In-Memory-Beschleunigerkarten vervielfachen den lokalen Inferenzdurchsatz, ohne dass die Stromversorgung ausgebaut werden muss.
Widerstandsfähige Lieferketten und Fertigungsgeografie #
Ein zentraler Teil von Ozceliks Vortrag drehte sich um die Souveränität der Lieferkette. Hardware-Innovation ist bedeutungslos, wenn sich das Silizium nicht zuverlässig und in großem Maßstab fertigen, verpacken und ausliefern lässt.
Mythic AI hat eine verteilte internationale Fertigungsbasis aufgebaut:
- Siliziumfertigung: Die Waferproduktion für das In-Memory-Computing ist in Tokio, Japan, angesiedelt und nutzt Japans etablierte Führungsrolle in der Präzisionsfertigung von Halbleitern und ausgereifte Analog- und Flash-Prozessknoten.
- Advanced Packaging und Montage: Die Wafer gehen nach Europa (genauer nach Deutschland), wo sie in Chiplets zerteilt, auf Multi-Die-Substrate gebondet und automatisiert optisch geprüft werden.
- Validierung der Revision: Das Unternehmen schließt derzeit die Validierung seiner neuesten Siliziumrevision ab und will die Ausbeutekennzahlen aus dem Labor in wiederholbare, serienreife Leistungsbeschreibungen (SOWs) für Stückzahlen in Automobil und Verteidigung überführen.
Dieser Ansatz über mehrere Regionen vermeidet geopolitische Einzelrisiken und bietet europäischen und asiatischen Unternehmenspartnern geografisch diversifizierte Lieferketten.
Fazit #
Das Kamingespräch zwischen Taner Ozcelik und Kenneth Cukier auf dem Physical AI and Robotics Summit von Economist Enterprise beschrieb die physische Realität, die das nächste Jahrzehnt autonomer Systeme bestimmen wird. Das Mooresche Gesetz, als bloßes Maß für die Skalierung von Transistoren, reicht nicht mehr aus, um die Revolution der physischen KI anzutreiben.
Solange Rechenarchitekturen an der Von-Neumann-Trennung von Logik und Speicher festhalten, bleibt die Robotik durch Batteriemasse, Wärmeabfuhr und unerschwingliche Stücklistenkosten eingeschränkt. Mit dem Wechsel von digitaler Datenbewegung zu analogen In-Memory-Rechenfeldern und modularen Chiplet-Topologien liefert die Halbleitertechnik den sprunghaften Effizienzgewinn, den autonome Systeme brauchen.
Der Übergang von 700-Watt-Clustern im Rechenzentrum zu 15-Watt-Silizium an der Edge ist das eigentliche Tor zur physischen Autonomie. Letztlich müssen Roboter, die in der realen Welt arbeiten, den Energiegesetzen der realen Welt gehorchen; In-Memory-Computing ist die Architektur, die die Lücke zwischen Silizium und Biologie schließt.
Häufig gestellte Fragen #
Was ist der Von-Neumann-Flaschenhals in KI-Hardware? Der Von-Neumann-Flaschenhals bezeichnet die Grenze für Durchsatz und Energie, die aus der physischen Trennung von Recheneinheit (ALU) und Systemspeicher (DRAM) entsteht. Bei KI-Lasten mit Milliarden Matrixmultiplikationen verbrauchen Prozessoren über 85 % ihrer Gesamtenergie und viele Taktzyklen allein dafür, Daten über Kupferbusse hin- und herzuschieben, was zu gravierenden thermischen und zeitlichen Engpässen führt.
Wie funktioniert analoges Compute-in-Memory (CIM)? Compute-in-Memory führt mathematische Operationen direkt in den Speicherzellen aus, ohne Daten zu bewegen. Die Gewichte des neuronalen Netzes werden als analoge Leitwertzustände in nichtflüchtigen Speicherzellen abgelegt. Liegen Eingangsspannungen am Feld an, fließt Strom nach dem Ohmschen Gesetz ($I = V \times G$) durch die Zellen und summiert sich entlang der Bitleitungen nach der Kirchhoffschen Knotenregel. So entsteht eine vollständige Matrix-Vektor-Multiplikation in einem einzigen physikalischen Schritt.
Warum ist In-Memory-Computing für Roboter und Drohnen besonders wichtig? Mobile Roboter und Drohnen arbeiten unter strengen SWaP-C-Grenzen (Größe, Gewicht, Leistung und Kosten). Sie sind auf Akkus an Bord angewiesen und können weder schwere Kühler noch leistungsstarke Netzteile tragen. In-Memory-Computing bietet eine 10- bis 1.000-fach höhere Energieeffizienz, sodass Roboter komplexe Vision-Language-Action-Modelle lokal in einem Leistungsbudget von 10 W bis 20 W ausführen können, ohne die Akkulaufzeit zu opfern.
Was ist der Vorteil von Chiplets gegenüber einem monolithischen Chip? Monolithische Chips vereinen alle Funktionseinheiten auf einem einzigen großen Siliziumchip. Mit wachsender Chipfläche steigt die Fehlerrate in der Fertigung exponentiell, was die Ausbeute senkt und die Stückkosten erhöht. Eine Chiplet-Architektur teilt das System in kleinere, standardisierte Siliziumchips auf, die unabhängig und mit hoher Ausbeute gefertigt und über schnelle Micro-Bumps verbunden werden. Das erlaubt modulare, flexible Konfigurationen, die auf bestimmte industrielle Anforderungen an Leistung und Bauform zugeschnitten sind.
Wer sind die wichtigsten kommerziellen Partner dieser Technologie? Die In-Memory-Plattform von Mythic AI stützt sich derzeit auf zwei große Unternehmenspartnerschaften: Lockheed Martin, das die Architektur in taktische Verteidigungsdrohnen, unbemannte Roboterplattformen und Posten zur Perimetersicherung einbaut, um die Akkulaufzeit zu verlängern; und Honda Motor, das günstige, automobiltaugliche KI-Chips für die Umfelderkennung von Fahrzeugen und die Sensorik im Innenraum anstrebt.
Quellen #
- Economist Enterprise, (2026). Physical AI & Robotics Summit: Operativer Vorsprung durch autonome Systeme ⧉. Economist Enterprise.
- Ozcelik, T., (2026). Über das Mooresche Gesetz hinaus: die Energie hinter Hochleistungsrobotik ⧉. Mythic AI.
- Cukier, K., (2026). Die thermodynamischen Obergrenzen autonomer Intelligenz ⧉. The Economist.
- Marković, D., Mizrahi, A., Querlioz, D., und Grollier, J., (2020). Physik für neuromorphes Rechnen ⧉. Nature Reviews Physics, 2, 499-510.
- Universal Chiplet Interconnect Express, (2025). UCIe-Spezifikation 2.0: Standard für Die-to-Die-Verbindungen ⧉. UCIe Consortium.
- IEEE, (2026). International Roadmap for Devices and Systems (IRDS): Jenseits von CMOS und Compute-in-Memory ⧉. IEEE Standards Association.
Zuletzt überprüft .
Zuletzt überprüft .
Diesen Artikel weiterveröffentlichen
Format für Medium kopieren
# In-Memory-Computing und Chiplets: Robotik jenseits von Moores Gesetz — Sebastien Rousseau > Originally published at [https://sebastienrousseau.com/de/2026-10-13-memory-computing-chiplets-robotik-jenseits-moores/](https://sebastienrousseau.com/de/2026-10-13-memory-computing-chiplets-robotik-jenseits-moores/) Auf dem Physical AI and Robotics Summit von Economist Enterprise zeigte Taner Ozcelik (Mythic AI), wie In-Memory-Computing und Chiplets die Speichermauer durchbrechen. Read the full article on sebastienrousseau.com: https://sebastienrousseau.com/de/2026-10-13-memory-computing-chiplets-robotik-jenseits-moores/
Format für Mastodon kopieren
In-Memory-Computing und Chiplets: Robotik jenseits von Moores Gesetz — Sebastien Rousseau Auf dem Physical AI and Robotics Summit von Economist Enterprise zeigte Taner Ozcelik (Mythic AI), wie In-Memory-Computing und Chiplets die Speichermauer durchbrechen. https://sebastienrousseau.com/de/2026-10-13-memory-computing-chiplets-robotik-jenseits-moores/
Formatiert für LinkedIn kopieren
In-Memory-Computing und Chiplets: Robotik jenseits von Moores Gesetz — Sebastien Rousseau Auf dem Physical AI and Robotics Summit von Economist Enterprise zeigte Taner Ozcelik (Mythic AI), wie In-Memory-Computing und Chiplets die Speichermauer durchbrechen. Hier sind die wichtigsten strategischen Erkenntnisse: - Die thermodynamische Mauer: Warum physische KI nicht in der Cloud leben kann. In der Session mit dem Titel Moving past Moore’s law: the power behind high-performance robotics umriss Kenneth Cukier das zentrale technische Dilemma der Autonomie im Unternehmen: KI-Modelle wachsen in Parameterzahl… - Die architektonische These: Compute-in-Memory (CIM). Um den thermodynamischen Engpass zu lösen, vertritt Mythic AI eine architektonische Philosophie: Statt Daten zwischen getrennten Recheneinheiten und Speicherpools hin- und herzuschieben, muss der Speicher selbst zum… - Die modulare Chiplet-Strategie. Analoges Compute-in-Memory löst zwar die Gleichungen von Energie und Latenz, doch um Silizium in sehr unterschiedlichen Branchen einzusetzen, braucht es Flexibilität beim Packaging. - Architekturvergleich: Rechenparadigmen für die Edge-Robotik. Quelle: Zusammenfassung der Angaben aus dem Kamingespräch und der Spezifikationen zur Halbleiterarchitektur, vorgestellt auf dem Physical AI and Robotics Summit von Economist Enterprise (Convene 200 Aldersgate,… Wie geht Ihre Organisation mit den in diesem Beitrag beschriebenen Herausforderungen um? → https://sebastienrousseau.com/de/2026-10-13-memory-computing-chiplets-robotik-jenseits-moores/ #InMemoryComputing #MythicAi #TanerOzcelik #MooreschesGesetz #VonNeumannFlaschenhals Sebastien Rousseau | CC-BY-4.0
Diesen Artikel zitieren
In-Memory-Computing und Chiplets: Robotik jenseits von Moores Gesetz — Sebastien Rousseau
Auf dem Physical AI and Robotics Summit von Economist Enterprise zeigte Taner Ozcelik (Mythic AI), wie In-Memory-Computing und Chiplets die Speichermauer durchbrechen.
BibTeX
@online{rousseau2026in,
author = {Rousseau, Sebastien},
title = {{In-Memory-Computing und Chiplets: Robotik jenseits von Moores Gesetz — Sebastien Rousseau}},
year = {2026},
url = {https://sebastienrousseau.com/de/2026-10-13-memory-computing-chiplets-robotik-jenseits-moores/},
urldate = {2026}
}RIS
TY - GEN AU - Rousseau, Sebastien TI - In-Memory-Computing und Chiplets: Robotik jenseits von Moores Gesetz — Sebastien Rousseau PY - 2026 UR - https://sebastienrousseau.com/de/2026-10-13-memory-computing-chiplets-robotik-jenseits-moores/ ER -
Vancouver
Rousseau S. In-Memory-Computing und Chiplets: Robotik jenseits von Moores Gesetz — Sebastien Rousseau. sebastienrousseau.com. 2026 Oct 13. Available from: https://sebastienrousseau.com/de/2026-10-13-memory-computing-chiplets-robotik-jenseits-moores/
Chicago
Rousseau, Sebastien. "In-Memory-Computing und Chiplets: Robotik jenseits von Moores Gesetz — Sebastien Rousseau." sebastienrousseau.com. October 13, 2026. https://sebastienrousseau.com/de/2026-10-13-memory-computing-chiplets-robotik-jenseits-moores/.
APA
Rousseau, S. (2026, October 13). In-Memory-Computing und Chiplets: Robotik jenseits von Moores Gesetz — Sebastien Rousseau. sebastienrousseau.com. https://sebastienrousseau.com/de/2026-10-13-memory-computing-chiplets-robotik-jenseits-moores/
Diesen Artikel republizieren
In-Memory-Computing und Chiplets: Robotik jenseits von Moores Gesetz — Sebastien Rousseau
Auf dem Physical AI and Robotics Summit von Economist Enterprise zeigte Taner Ozcelik (Mythic AI), wie In-Memory-Computing und Chiplets die Speichermauer durchbrechen.
Dieser Artikel ist lizenziert unter Creative Commons Attribution 4.0 International. Eine Republikation erfordert Attribution zur kanonischen URL.
In-Memory-Computing und Chiplets: Robotik jenseits von Moores Gesetz — Sebastien Rousseau Auf dem Physical AI and Robotics Summit von Economist Enterprise zeigte Taner Ozcelik (Mythic AI), wie In-Memory-Computing und Chiplets die Speichermauer durchbrechen. Originally published at https://sebastienrousseau.com/de/2026-10-13-memory-computing-chiplets-robotik-jenseits-moores/ by Sebastien Rousseau. Licensed under CC-BY-4.0.